한국, 2035년까지 AI 반도체 효율 100배 향상 목표

전력 절감을 중심에 둔 반도체 미션

한국은 현재 와트당 약 2토큰인 AI 연산 효율을 2035년까지 200토큰으로 높이는 것을 목표로 삼고, 삼성전자와 SK하이닉스, 반도체 장비업체 주성엔지니어링을 정부 연구 미션에 참여시켰다. 이 계획은 연산 성능을 8.8배 높이고 전력 사용량을 11.4배 줄여 와트당 연산량을 약 100배 늘리는 것을 목표로 한다.

과학기술정보통신부는 10월 14일 서울에서 K 문샷 반도체 미션 운영위원회와 기술위원회를 출범시켰다. 정부와 산업계, 대학, 연구기관 전문가 20여 명이 참여한다. 이들의 임무는 AI 연산의 두 가지 맞물린 한계를 해결할 기반 기술을 개발하는 것이다. 하나는 데이터 이동에 드는 에너지이고, 다른 하나는 프로세서에 데이터를 충분히 빠르게 공급하기 어렵다는 점이다.

반도체 분야는 국가적 과제 해결을 위해 AI와 과학기술을 결합하는 프로그램인 K 문샷의 12개 미션 가운데 하나다. 핵심 목표는 메모리를 프로세서에 정보를 끊임없이 보내야 하는 별도의 저장소로 취급하는 대신, 메모리를 중심으로 연산 시스템을 구축하는 것이다.

과기정통부는 출범 후 첫해 핵심 과제에 250억 원을 배정했다. 이는 초기 배정액이며 2035년까지 전체 프로그램에 투입될 예산으로 제시된 금액은 아니다. 제안된 연구가 소자와 제조 공정부터 메모리 적층, 패키징, 완전한 연산 플랫폼까지 아우르는 만큼 이 구분은 중요하다.

100배 목표의 실제 의미

이 미션은 와트당 토큰 수로 목표를 측정한다. 토큰은 많은 생성형 AI 모델이 처리하는 텍스트 단위로, 온전한 단어일 수도 있고 단어의 일부일 수도 있다. 여기서 이 지표는 시스템이 소비하는 전력에 비해 얼마나 많은 AI 연산을 제공할 수 있는지를 나타내려는 것이다.

목표의 산술적 계산은 일관된다. 8.8에 11.4를 곱하면 100.32다. 필요한 전력을 줄이면서 성능을 높이면 명시된 개선 폭과 거의 같은 결과를 낼 수 있다. 와트당 2토큰에서 200토큰으로의 증가는 100배에 해당한다.

이는 연구 목표이지 완성된 칩의 성능을 뜻하지 않는다. 발표 내용에는 성과 측정에 사용할 AI 모델이나 작업, 연산 구성 방식이 명시돼 있지 않다. 전력 측정 범위가 개별 칩인지 더 넓은 시스템인지도 밝히지 않았다. 향후 시연 결과를 출발점과 비교할 때 이런 선택이 중요해진다.

효율이 향상된다고 해서 총 전력 소비량이 그에 비례해 줄어드는 것은 아니다. AI 작업량이 크게 늘어나면 총 소비량은 오히려 증가할 수 있다. 이 미션이 측정 가능한 목표로 제시한 것은 와트당 연산량을 늘리는 것이며, 성능 향상과 전력 사용량 감축은 각각 별도의 목표다.

메모리가 중심인 이유

과기정통부는 메모리 병목과 전력 소비 증가를 핵심 제약으로 꼽았다. 기존 컴퓨팅에서는 프로세서가 메모리에서 데이터를 반복적으로 가져와 처리한 뒤 결과를 돌려보낸다. 프로세서가 데이터가 도달하는 속도보다 빠르게 작동하면 연산 능력 일부가 활용되지 못한다. 데이터를 옮기는 데에도 에너지가 든다.

메모리 중심 컴퓨팅은 메모리 안이나 가까운 곳에서 연산을 수행해 이러한 부담을 줄이려는 접근이다. 단순히 메모리 칩의 속도를 높이는 것보다 범위가 넓으며, 연산과 저장, 데이터 이동이 함께 작동하는 방식을 바꾸는 것이 목표다.

이 접근은 미션의 두 가지 수치 목표와 연결된다. 데이터 이동 지연을 줄이면 프로세서가 더 많은 작업을 처리할 수 있고, 전송을 단축하거나 없애면 에너지 사용량도 줄일 수 있다. 계획된 기술이 필요한 규모에서 두 가지 효과를 모두 낼지는 시연을 통해 확인해야 한다.

과기정통부의 중점 과제는 대형 연산 시설에서 실행되는 생성형 모델을 넘어 AI가 확산하는 흐름도 반영한다. 기기에서 직접 작동하는 AI는 배터리와 발열 한계 안에서 작동해야 한다. 로봇을 포함한 피지컬 AI는 적시 연산과 전력 관리를 결합해야 한다. 발표는 이들 응용 분야의 개별 성능 목표를 제시하지 않았지만, 더 효율적인 칩을 개발하려는 이유로 그 성장을 꼽았다.

DRAM과 낸드를 결합한 메모리 적층

미션의 핵심 과제 중 하나는 고대역폭 메모리(HBM)의 새로운 형태를 제안하는 것이다. DRAM 기반 메모리 부품인 HBD와 낸드 플래시 기반 부품인 HBF를 수직으로 결합하는 방식이다. DRAM의 속도와 낸드의 큰 저장 용량을 함께 구현하는 것이 목표다.

DRAM은 작업 데이터에 빠르게 접근할 수 있게 하고, 낸드 플래시는 전력이 계속 공급되지 않아도 데이터를 저장한다. 두 메모리는 용도와 작동 특성이 서로 다르다. 따라서 둘을 결합하는 일은 기존 메모리 적층에 층을 더하는 것보다 복잡하다.

이 설계안은 저장장치와 메모리, 프로세서 사이의 데이터 전송이 성능과 전력 사용량을 좌우하지 않도록 하면서 더 많은 AI 데이터를 접근 가능한 상태로 유지해야 한다는 요구에 대응한다. 수직 적층은 이러한 기능을 더 작은 공간에 모으려는 것이다.

발표에는 이 메모리 과제의 용량이나 대역폭, 생산 수율, 상용 출시 목표가 제시되지 않았다. 따라서 제품 발표가 아니라 개발 방향으로 이해해야 한다. 성과는 서로 다른 메모리 기술이 얼마나 잘 작동하고, 완전한 시스템에서 적층 구조가 어떤 성능을 내는지에 달려 있다.

2035년까지 이어지는 3단계 계획

로드맵은 개발을 세 단계로 나눠 초미세 반도체 소자에서 적층 칩으로, 다시 통합 플랫폼으로 나아가도록 했다. 구체적인 순서는 다음과 같다.

• 10월 14일: 과기정통부가 서울에서 운영위원회와 기술위원회를 출범시킨다.
• 2026~2029년: 초미세 반도체 소자와 공정 개발에 집중한다.
• 2030~2032년: 적층 반도체 기술을 발전시킨다.
• 2033~2035년: 통합 플랫폼과 시스템 수준 시연에 주력한다.
• 2035년: 명시된 출발점인 와트당 약 2토큰에서 200토큰으로 높이는 것을 목표로 한다.

출범 시점을 전하는 보도는 서로 다르다. 한 보도는 2026년 10월 14일이라고 명시했지만, 다른 보도들은 연도를 밝히지 않고 10월 14일이라고 전했다. 따라서 출범일과 로드맵은 구분해서 봐야 하며, 불확실한 연도를 근거로 ‘내년’ 지원 예산의 연도를 특정해서는 안 된다.

첫 단계에는 1나노미터 미만 회로를 위한 소자와 공정 기술이 포함된다. 나노미터는 10억분의 1미터다. 발표는 매우 작은 규모의 연구 방향을 제시했지만, 목표가 정확히 어떤 치수를 가리키는지 설명하지 않았고 제조 일정도 내놓지 않았다.

마지막 단계는 미션이 내건 목적을 달성하는 데 특히 중요하다. 유망한 소자나 메모리 부품만으로는 연산 효율이 100배 높아졌다는 점을 입증할 수 없다. 실제 작동하는 플랫폼에서 어느 정도 성능을 내는지 확인하려면 기술을 통합해 함께 시험해야 한다.

연산 계획의 일부가 된 패키징

과기정통부는 유리 기판과 광통신, 연산 칩을 결합하는 첨단 패키징도 추진할 계획이다. 패키징은 칩을 연결하고 지지해 서로 데이터를 주고받으며 시스템으로 작동하도록 하는 구조다. 이번 미션에서는 칩 생산 이후의 단순한 마지막 단계가 아니라 개발 대상 기술의 일부다.

광통신은 빛으로 정보를 전달한다. 광통신을 연구 대상으로 포함한 것은 소자와 메모리뿐 아니라 부품 간 연결도 연구 분야로 삼는다는 뜻이다. 유리 기판 역시 계획된 통합 작업에 포함됐지만, 발표에는 제안된 설계의 세부 사양이나 측정된 이점이 제시되지 않았다.

이 전략은 단일 칩의 크기를 줄이는 데서 나아가 소자와 제조 공정, 메모리, 패키징, 시스템을 통합하는 방향으로 경쟁이 옮겨가고 있다는 과기정통부의 인식을 반영한다. 다른 부품이 여전히 데이터 이동을 제한하거나 전력을 과도하게 소비한다면 부품 하나의 개선만으로 얻는 효과는 제한적일 수 있다.

그래서 미션에는 산업 수요를 반영한 통합 시연이 포함된다. 각 연구 성과의 단독 성능만 평가하는 대신, 실용적인 연산 조건에서 기술들이 함께 작동하는지 시험하는 것이 목표다.

연구를 이끌 주체

반도체 프로그램 디렉터인 김지영 씨가 운영위원장을 맡는다. 과학기술정보통신부와 한국연구재단, 삼성전자, SK하이닉스, 주성엔지니어링, 학계 및 연구 전문가들이 참여한다.

운영위원회는 연구 과제 계획을 수립하고 수정하며, 주요 추진 사항을 검토하고 의사결정을 조율한다. 별도 기술위원회는 기술 로드맵을 마련하고 세부 과제를 기획하며, 연구 진행 상황을 점검하고 목표를 관리한다. 이를 통해 프로그램 운영 방향과 기술 실행의 책임을 나눈다.

출범 회의에서 참석자들은 핵심 기술 우선순위와 단계별 목표, 기존 반도체 연구 프로그램과의 연계, 산업 수요를 반영한 시연에 관해 논의했다. 장비업체인 주성엔지니어링은 소자와 공정 개발에 기여할 것으로 예상되며, 주요 메모리 제조업체와 함께 장비업계의 관점을 제공하게 된다.

연구개발 정책 담당 과기정통부 관계자인 김성수 씨는 이번 미션이 기반 연구와 산업 경쟁력을 연결해야 한다고 말했다.

K-문샷 반도체 미션을 통해 산업계와 학계, 연구기관의 역량을 집중해 미래 반도체의 기반 기술을 선제적으로 확보하고, 연구 성과가 산업 경쟁력으로 이어지도록 하겠습니다.

위원회 출범으로 운영 체계가 마련됐다. 그러나 이것만으로 제안된 기술이 생산에 투입될 준비가 됐다거나 참여 기업들이 특정 상용 제품을 약속했다고 볼 수는 없다.

공공 투자와 앞으로의 과제

과기정통부는 기업이 단독으로 자금을 조달하기 어려울 수 있는 연구를 포함해 기술적 위험이 크고 비용이 많이 드는 기술을 공공 투자가 뒷받침할 것으로 기대한다. 대학과 기업, 연구기관이 기반 기술을 개발하고, 정부와 산업계는 연구 과제를 통해 이를 공동으로 검증할 계획이다.

250억 원 배정으로 미션의 초기 재원이 마련됐다. 발표에는 2035년까지의 총예산이나 참여 주체별 지원액, 기업의 대응 투자 규모가 제시되지 않았다. 이러한 내용이 빠져 있어 전체 사업의 규모를 판단하기는 어렵다.

와트당 토큰 수를 측정할 기준, 전력 측정의 정확한 범위, DRAM과 낸드를 결합한 적층 구조의 사양, 통합 시연의 평가 기준 등 여러 기술 세부 사항도 아직 공개적으로 정해지지 않았다. 이런 실무적 결정에 따라 대표 목표와 비교해 진척을 일관되게 측정할 수 있을지가 달라진다.

로드맵은 대략적인 개발 기간을 제시했지만 추가 공청회나 예산 결정, 제품 출시의 구체적 일정은 밝히지 않았다. 다음 단계의 실질적인 작업은 위원회에 달려 있다. 미션을 세부 과제로 구체화하고, 측정 가능한 목표를 정하며, 연구를 기존 프로그램과 연계해야 한다. 핵심 과제는 메모리와 소자, 패키징의 발전을 결합했을 때 약속한 효율을 달성하는지 입증하는 것이다.

핵심 내용

• 한국은 2035년까지 AI 연산 효율을 와트당 약 2토큰에서 200토큰으로 높이는 것을 목표로 한다.
• 목표는 성능 8.8배 향상과 전력 사용량 11.4배 감축을 결합한 것이다.
• 삼성전자와 SK하이닉스, 주성엔지니어링이 정부, 대학, 연구기관과 함께 참여한다.
• 제안된 메모리 적층 구조는 DRAM 기반 HBD와 낸드 기반 HBF를 결합한다.
• 로드맵은 2026~2029년 초미세 반도체 기술, 2030~2032년 적층 칩, 2033~2035년 통합 플랫폼 개발을 아우른다.
• 과기정통부는 초기 핵심 과제에 250억 원을 배정했지만 2035년까지의 총예산은 밝히지 않았다.
• 측정 기준과 상용 출시 일정은 아직 제시되지 않았다.