한국 연구진, 초박막에서 원자를 바꿔 트랜지스터 핵심 부품 구현

더 작은 전자 스위치를 향한 0.7나노미터의 진전

한국 연구진이 특정 원자를 교체해 단일 박막 안에 트랜지스터의 주요 구성 요소를 만들었다. 이를 통해 상온에서 기존 트랜지스터의 이론적 한계에 가까운 전류 제어 성능을 구현했다. 이 기술은 두께 약 0.7나노미터의 층에서 작동하며, 극도로 작은 전자기기의 제작을 간소화할 수 있다.

기초과학연구원(IBS) 반데르발스 양자물질 연구단장 겸 포항공과대학교(POSTECH) 석학교수인 조문호 교수가 이끈 연구진은 이황화텅스텐에서 출발했다. 셀레늄 원자를 산소, 황 또는 텔루륨 원자로 바꿔 절연하거나 전류를 전달하거나 전류가 반도체에 들어가도록 돕는 영역을 만들었다.

완성된 트랜지스터는 전류를 10배 늘리는 데 게이트 전압을 61.3밀리볼트 바꿔야 했다. 상온에서 이론적 최솟값은 약 60밀리볼트다. 켜진 상태의 전류는 꺼진 상태보다 1,000만 배 이상 컸다.

연구진은 수직으로 쌓은 트랜지스터로 작은 회로도 제작해 1볼트에서 전기 신호를 반전시켰다. 이 결과는 개별 재료층을 정밀하게 제어하는 기술과 작동하는 회로를 연결해 보여줬으며, 반도체 제조 규모로 확대하는 일은 다음 주요 과제로 남았다.

재료를 조립하기 어려운 이유

트랜지스터는 전기로 제어하는 스위치다. 전류가 흐르는 반도체 채널, 게이트가 채널을 제어할 수 있도록 하는 절연층, 그리고 소자를 회로의 나머지 부분과 연결하는 전극이 필요하다. 각 구성 요소의 역할이 다르므로 이들 사이의 경계면이 제대로 작동하도록 만드는 것이 중요하다.

2차원 반도체라고 불리는 재료는 원자층 몇 겹 두께만으로도 유용한 특성을 유지한다. 하지만 표면이 다른 재료와 화학 결합을 쉽게 형성하지 않아 절연막을 고르게 입히기 어렵다. 금속 전극을 직접 붙이면 접촉면이 손상되거나 전기 저항이 생겨 전류 흐름이 제한될 수 있다.

각각 따로 준비한 박막을 옮겨 쌓는 방법도 있지만 제조 공정이 늘어난다. 한국 연구팀은 대신 시작 재료 박막 안에서 필요한 재료 몇 가지를 만들어 서로 다른 박막을 결합해야 할 필요성을 줄였다.

서로 다른 역할을 하는 세 가지 치환 원자

WSe2로 표기하는 이셀레늄화텅스텐은 위아래의 셀레늄 원자층 사이에 텅스텐 원자층이 놓인 구조다. 연구진은 텅스텐은 그대로 둔 채 셀레늄만 선택적으로 교체했다. 주변 원자를 바꾸자 처리된 각 영역의 전기적 특성도 달라졌다.

산소를 넣으면 절연체인 산화텅스텐이 됐다. 황을 넣으면 n형 반도체인 이황화텅스텐이 됐다. 텔루륨을 넣으면 전극과 반도체가 만나는 접점에 쓰이는 전도성 준금속인 이텔루륨화텅스텐이 됐다.

• 변환하지 않은 이셀레늄화텅스텐은 p형 반도체 영역을 형성했다.
• 산화텅스텐은 게이트 제어를 위한 전기 절연을 제공했다.
• 이황화텅스텐은 상보형 소자에 필요한 n형 반도체 역할을 했다.
• 이텔루륨화텅스텐은 전극과 반도체 사이에서 전하가 이동하도록 도왔다.

p형과 n형은 반도체 안에서 전하가 이동하는 방식을 가리킨다. n형 재료에서는 전자가 전류를 운반한다. p형 재료에서는 전자가 빠져나간 자리인 양전하의 빈자리, 즉 정공의 이동으로 전류를 설명한다. 연구팀이 시연한 상보형 회로에는 두 종류가 모두 필요하다.

층과 위치를 제어한 방법

온도와 반응 가스 압력으로 화학적 변화가 박막 안으로 얼마나 깊이 진행되는지 제어할 수 있었다. 연구진은 재료층 사이의 미세한 틈을 장벽으로 활용해 반응 원자의 이동을 제한하고, 변환이 다음 층으로 퍼지는 것을 막았다.

제어된 각 단계는 두께 약 0.7나노미터의 원자층 하나에 해당했다. 나노미터는 10억분의 1미터다. 이 수치는 변환 대상 재료층의 두께를 뜻하며, 제작 방식에서는 표면의 어느 위치에서 변환이 일어나는지도 제어해야 했다.

반도체 공정용 마스크가 두 번째 유형의 제어를 가능하게 했다. 정밀하게 패턴을 만든 덮개처럼 마스크는 선택한 영역을 노출하고 나머지는 보호한다. 마스크와 반응 깊이 제어를 결합해 연구진은 단일 박막 안에서 원하는 위치와 층에 서로 다른 재료를 형성했다.

전류가 들어가는 접점의 장벽 낮춰

이텔루륨화텅스텐 접촉 영역은 트랜지스터를 스위칭하는 것과는 다른 문제, 즉 전하를 반도체에 효율적으로 전달하는 문제를 해결했다. 게이트에 잘 반응하는 채널이라도 전기 접점에서 전하 이동이 어려우면 성능이 떨어질 수 있다.

연구진이 측정한 전극과 반도체 사이의 에너지 장벽은 35.5밀리전자볼트였다. 직접 부착한 금속 전극의 장벽과 비교해 약 3분의 1 수준이라고 연구진은 설명했다. 에너지 장벽은 전하 운반자가 재료 사이를 이동할 때 넘어야 하는 장애물이다.

비교하면 장벽이 3분의 1로 줄어든 것은 약 67% 감소한 것이다. 측정된 개선은 접점에서의 전하 이동에 관한 것이다. 전체 회로의 전력 소비는 작동 전압, 누설 전류, 스위칭 활동에도 좌우된다.

상온 한계에 가까운 스위칭

트랜지스터의 61.3밀리볼트 측정값은 게이트 전압이 변할 때 스위칭이 얼마나 급격하게 이뤄지는지를 나타낸다. 엔지니어들은 이를 서브스레숄드 스윙이라고 부른다. 소자가 전도 상태로 바뀌는 동안 전류를 10배 변화시키는 데 필요한 게이트 전압의 변화량이다.

값이 작을수록 더 작은 전압 변화로도 전류를 크게 바꿀 수 있다. 기존 트랜지스터 작동의 상온 한계인 약 60밀리볼트와 비교하면 측정값은 1.3밀리볼트 높았으며, 기준값보다 약 2.2% 컸다.

켜진 상태와 꺼진 상태의 전류 비율은 1,000만 대 1을 넘었다. 이는 소자가 전도 상태와 비전도 상태를 얼마나 뚜렷하게 구분하는지를 보여준다. 꺼진 상태의 전류가 낮아야 유휴 트랜지스터를 통해 새는 전력 낭비를 줄일 수 있다.

접촉 장벽, 스위칭 응답, 전류 비율은 소자 성능의 서로 연관된 세 가지 측면을 나타낸다. 접점은 전하가 들어오도록 하고, 게이트는 전하의 흐름을 조절하며, 켜짐과 꺼짐 상태의 전류 차이는 트랜지스터가 스위치 역할을 얼마나 효과적으로 하는지 보여준다.

게이트가 정밀하게 제어하도록 돕는 절연층

산화텅스텐 영역이 절연층 역할을 했다. 이 층은 게이트와 채널을 전기적으로 분리하면서도 게이트의 전기장이 전류를 제어할 수 있게 해야 한다. 시작 재료의 일부를 변환해 절연층을 만드는 방법은 2차원 반도체에 균일한 막을 증착하기 어려운 문제를 해결한다.

연구팀은 이 절연층의 성능이 국제 소자 및 시스템 로드맵(IRDS)의 등가산화막두께 1나노미터 이하 목표를 충족한다고 설명했다. EOT라고도 하는 등가산화막두께는 동일한 정전용량을 가진 기준 이산화규소층의 두께로 절연체의 전기적 성능을 나타낸다.

따라서 EOT는 재료의 물리적 두께 자체가 아니라 전기적 특성을 나타낸다. 연구진은 EOT가 1나노미터 미만이라고 밝혔으며, 발표된 수치에는 0.3~0.4나노미터와 약 1나노미터도 포함됐다. 이 설명들 사이에서 정확한 값은 일치하지 않지만, 모두 절연층이 로드맵 목표치에 해당하거나 그보다 낮다는 점을 보여준다.

1볼트에서 작동한 적층 회로

연구진은 p형 트랜지스터와 n형 트랜지스터를 수직으로 쌓아 상보형 인버터를 만들어 단일 트랜지스터 시험을 넘어섰다. 인버터는 기본적인 디지털 회로로, 입력이 높으면 출력은 낮아지고 입력이 낮으면 출력은 높아진다.

이 회로는 작동 전압 1볼트에서 신호를 반전했다. 회로를 만들려면 서로 다른 반도체 유형이 함께 작동해야 하므로, 이 결과는 재료 변환 기술을 디지털 전자기기의 기본 기능과 연결했다.

수직 구조는 3차원 집적회로를 만들려는 연구팀의 계획과도 맞닿아 있다. 소자를 위아래로 배열하면 같은 표면적 안에 더 많은 회로를 넣을 수 있다. 다만 적층 구조 전체에서 재료와 공정을 제어할 수 있어야 한다.

IBS 연구단장 겸 POSTECH 석학교수인 조문호 교수는 재료 기술과 소자 제작의 연관성을 다음과 같이 설명했다.

이번 연구는 원자 수준의 재료 조작이라는 기초 재료과학 기술을 현대 반도체 기술과 결합했습니다,

논문 발표와 대면적 웨이퍼 적용

논문 제목은 「층별 칼코겐 치환을 통한 모듈형 반데르발스 MOSFET」이다. MOSFET은 절연 게이트로 제어하는 널리 쓰이는 트랜지스터 계열의 명칭이다. 칼코겐은 산소, 황, 셀레늄, 텔루륨을 포함하는 원소군으로, 이번 치환에 핵심적으로 쓰인 원소들이 여기에 속한다.

연구 발표와 논문 게재 일정은 다음과 같이 소개됐다.

• 2026년 10월 15일: 과학기술정보통신부가 모듈형 트랜지스터 연구를 발표한 것으로 소개됐다.
• 2026년 10월 16일 오전 3시(한국시간): 과기정통부는 사이언스 게재 시점을 이때로 밝혔다. 다른 설명에서는 공식 발표일을 10월 16일로 표기했다.

다음 단계는 이 방법을 다른 2차원 반도체에 적용하고, 여러 반도체 소자를 함께 제조하는 데 쓰이는 넓은 기판인 웨이퍼 전체로 확대하는 것이다. 산업적으로 활용하려면 웨이퍼 표면 전반에서 균일하고 재현성 있게 원자를 치환해야 한다. 제조 현장 적용 일정은 공개되지 않았다.

연구팀이 추구하는 실용적 변화는 구체적이다. 별도의 박막을 반복해서 옮기고 결합하는 대신 필요한 재료를 제자리에서 만드는 것이다. 규모를 확대하면 실험 소자에서 측정된 정밀한 게이트 제어와 개선된 접촉 특성을 유지하면서 조립 공정을 간소화할 수 있다.

김성수 과학기술정보통신부 연구개발정책실장은 독창적 기술이 한국의 산업 경쟁력에 기여할 수 있도록 정부가 기초·원천 연구를 계속 지원하겠다고 밝혔다. 연구진은 앞으로 공정 면적 확대, 추가 소재 개발, 적층 집적회로 구현에 집중할 계획이다.

핵심 내용

• 한국 연구팀은 이셀레늄화텅스텐의 셀레늄 원자를 선택적으로 치환해 트랜지스터의 주요 구성 요소를 만들었다.
• 온도, 가스 압력, 마스크를 활용해 두께 약 0.7나노미터의 층과 표면의 특정 위치에서 변환을 제어했다.
• 접촉 에너지 장벽은 35.5밀리전자볼트로 낮아져 직접 금속 접촉의 약 3분의 1 수준이 됐다.
• 게이트 전압을 61.3밀리볼트 바꾸자 전류가 10배 늘었다. 상온 한계인 약 60밀리볼트에 근접한 수치다.
• 켜짐과 꺼짐 상태의 전류 비율은 1,000만 대 1을 넘었다.
• 수직으로 쌓은 상보형 인버터는 1볼트에서 신호를 반전했다.
• 산업 적용을 위해서는 반도체 웨이퍼 전반에서 균일하게 공정을 진행하는 것이 다음 과제다.