화웨이 칩 로드맵에 더 가까이 다가선 딥시크
딥시크가 화웨이의 차세대 인공지능 칩 개발에 참여하고 있는 것으로 전해졌다. 화웨이 엔지니어들이 딥시크 사무실에서 협업하며 딥시크의 요구사항을 프로세서 설계에 반영하고 있다는 것이다. 협력은 대규모 AI 시스템의 학습 속도를 좌우하는 두 가지 작업, 즉 연산과 칩 간 데이터 전송까지 이어진다.
목차
익명을 전제로 협업 내용을 잘 아는 두 사람을 인용한 2026년 10월 20일 보도에 따르면, 양사의 관계는 단순히 프로세서를 구매하는 수준을 넘어선다. 딥시크는 이르면 2026년 말 화웨이 어센드 950DT 칩으로 모델 학습을 시작할 계획이며, 화웨이는 2027년 1분기 차세대 어센드 960DT 칩 물량 대부분에 대한 우선 접근권을 딥시크에 제공할 방침인 것으로 전해졌다.
화웨이는 이미 신형 프로세서의 일정을 공개했다. 상하이에서 열린 화웨이 커넥트에서 발표한 9월 기술 발표에 따르면 어센드 960DT는 2027년 1분기, 어센드 960PR은 3분기에 출시될 예정이다. 딥시크와의 칩 설계 협력 보도에 대해서는 아직 공식 확인이 나오지 않았다.
이번 협력은 딥시크가 9월 30일 화웨이 프로세서용 프로그래밍 도구를 공동 개발한다고 발표한 데 이은 것이다. 소프트웨어 프로젝트와 보도된 하드웨어 협력은 중국 AI 모델과 중국산 칩의 연동을 강화해 엔비디아 기술에 대한 의존도를 낮추려는 양사의 노력을 보여준다.
딥시크가 하드웨어에서 원하는 것
화웨이 엔지니어들은 딥시크 사무실에서 상당 기간 머물며 칩 설계 결정에 딥시크의 요구와 제안을 반영한 것으로 전해졌다. 여기에는 모델이 연산을 수행하는 방식과 프로세서 간 정보 교환 방식이 포함된다.
AI 모델을 학습시키려면 예시 데이터를 반복해서 처리하고, 모델의 응답을 좌우하는 수치 설정을 조정해야 한다. 초대형 모델의 경우 수천 개의 프로세서가 이 작업을 나눠 맡는다. 프로세서 사이에서 정보가 충분히 빠르게 오가지 못하면 빠른 칩도 귀중한 시간을 기다리는 데 허비할 수 있다.
딥시크가 참여하면 화웨이는 까다로운 AI 시스템을 구축하는 기업의 피드백을 얻을 수 있다. 그러면 연산 방식과 메모리, 통신 관련 결정을 함께 검토할 수 있어 소프트웨어 개발자가 완성된 프로세서에 맞춰 조정해야 하는 상황을 줄일 수 있다.
협력에 관한 보도에 따르면 딥시크는 계속해서 고성능 엔비디아 프로세서에 대한 접근을 모색하고 있다. 이에 따라 딥시크는 국산 대안을 개발하는 동시에 첨단 모델 학습의 핵심인 기존 하드웨어를 확보하려는 접근을 병행하고 있다.
주요 일정
화웨이가 공개한 일정과 딥시크의 소프트웨어 발표에는 몇 가지 구체적인 이정표가 담겨 있다. 모델 학습과 관련해 보도된 계획은 이 일정을 2027년까지 이어간다.
- 2026년 9월 17일: 화웨이가 상하이 화웨이 커넥트에서 업데이트된 어센드 로드맵과 아틀라스 960E 슈퍼팟을 발표했다.
- 2026년 9월 30일: 딥시크가 화웨이 어센드 플랫폼용 프로그래밍 인프라를 발표하고, 어센드 950 칩 128개를 사용하는 시스템을 공동 개발했다고 밝혔다.
- 2026년 10월 20일: 화웨이 엔지니어들이 딥시크의 요구사항을 차세대 칩 설계에 반영하고 있다는 내용이 알려졌다.
- 2026년 말까지: 딥시크는 어센드 950DT 프로세서로 모델 학습을 시작하는 것을 목표로 하는 것으로 전해졌다.
- 2027년 1분기: 화웨이는 어센드 960DT 출시를 예고했다. 딥시크는 우선 접근권을 받을 것으로 전해졌다.
- 2027년 3분기: 화웨이는 어센드 960PR 출시를 예고했으며, 이어 2028년 어센드 970, 2029년 어센드 980을 선보일 계획이다.
화웨이는 960DT 일정이 기존 로드맵보다 3개 분기 앞당겨졌다고 설명한다. 화웨이 대변인은 이전에 계획했던 출시 시점이 2027년 3분기라고도 밝혔는데, 이 기준으로 보면 1분기 출시로 두 분기 앞당겨진 셈이다. 두 설명 모두 새 출시 시점이 2027년 1분기라는 점은 같다.
화웨이 부회장이자 순환 회장인 데이비드 왕은 9월 기조연설에서 회사가 유지하려는 개발 속도를 밝혔다.
왕은 “어센드 칩 시리즈를 1년에 한 세대씩 발전시키고 있다”고 말했다.
이 일정은 개발자들이 소프트웨어 작업을 진행할 하드웨어 목표를 순차적으로 제시한다. 딥시크가 당면한 과제는 신형 프로세서가 나오기 전에 어센드 950 하드웨어에서 모델을 효과적으로 구동하는 것이다.
프로그래밍 도구가 중요한 이유
딥시크는 9월 30일 어센드용 프로그래밍 인프라를 발표하며 타일랭(TileLang)과 연산·통신 라이브러리를 소개했다. 화웨이가 전폭적으로 지원했고, 양사가 어센드 950 칩 128개를 기반으로 한 슈퍼노드 솔루션을 공동 개발했다고 밝혔다.
슈퍼노드는 프로세서들을 긴밀하게 연결해 함께 작동하도록 구성한 시스템이다. 라이브러리는 연산과 칩 간 정보 전송에 재사용할 수 있는 소프트웨어를 제공해 개발자가 기본 인프라를 처음부터 작성해야 하는 부담을 줄인다.
타일랭은 개발자가 AI 연산을 효율적으로 표현할 수 있도록 설계된 프로그래밍 언어다. 딥시크는 코드 작성과 개발 효율을 높일 수 있다며, 엔비디아의 쿠다(CUDA)보다 더 간결한 프로그래밍 모델을 제공한다고 설명했다.
쿠다는 엔비디아 프로세서에서 작업을 실행하는 데 개발자들이 프로그래밍 도구와 소프트웨어 라이브러리를 사용하기 때문에 엔비디아의 시장 지위를 뒷받침하는 핵심 요소다. AI 시스템을 다른 칩으로 옮기려면 새 하드웨어를 확보하는 것뿐 아니라 소프트웨어도 조정해야 한다.
딥시크가 어센드 인프라를 오픈소스로 공개하기로 한 덕분에 다른 개발자들도 이를 살펴보고 수정할 수 있다. 공동 작업의 실질적인 장점은 여러 모델 개발자가 같은 프로세서 플랫폼을 사용할 수 있도록 공통 도구를 개선할 수 있다는 것이다.
화웨이는 더 폭넓은 어센드 생태계가 파이토치, 트리톤, vLLM, veRL 등을 포함해 90개가 넘는 주요 외부 오픈소스 프로젝트를 지원한다고 밝혔다. 또 어센드가 파이토치 가속기 백엔드로 공식 지원돼, 이 머신러닝 프레임워크를 사용하는 개발자에게 화웨이 하드웨어를 선택할 또 다른 경로를 제공한다고 설명했다.
성능 격차는 여전히 크다
연구기관 에포크 AI는 엔비디아 B300 칩의 순수 연산 성능이 화웨이 어센드 950 프로세서보다 약 7배 높다고 추산한다. 이 비교는 딥시크와 화웨이가 국산 하드웨어를 가장 까다로운 학습 작업에 적합하게 만들려는 과정에서 마주한 과제를 수치로 보여준다.
순수 연산 성능은 프로세서가 처리할 수 있는 연산량을 뜻한다. 전체 모델 학습에 걸리는 시간은 메모리와 통신, 소프트웨어 효율성, 시스템 전체가 안정적으로 작동하는지에도 좌우된다.
딥시크의 계획에 관한 보도에 따르면 최첨단 AI 모델을 학습시키려면 화웨이 칩 1만 개 이상을 몇 주 동안 함께 가동해야 할 수 있다. 따라서 충분한 칩을 생산하고 대규모 시스템을 계속 가동하는 일이 프로젝트의 핵심 과제다.
화웨이는 계획대로라면 어센드 960 세대의 성능이 두 배로 향상될 것이라고 밝혔다. 화웨이는 여러 프로세서를 효율적으로 연결하는 기술에도 투자하고 있어, 전체 컴퓨터 시스템의 설계 역시 엔비디아와 경쟁하기 위한 노력에서 중요한 부분을 차지한다.
화웨이의 해법은 더 크고 연결된 컴퓨터
화웨이에 따르면 아틀라스 960E 슈퍼팟은 신경망처리장치(NPU) 4,096개까지 확장할 수 있다. NPU는 AI 연산을 위해 설계된 프로세서다. 화웨이는 이 시스템이 FP8 연산 성능 8엑사플롭스(EFLOPS)와 최대 1페타바이트의 고대역폭 메모리를 제공한다고 밝혔다.
쉽게 말해 화웨이는 빠른 메모리를 대용량으로 공유하는, 긴밀하게 연결된 AI 프로세서 집단을 제안하고 있다. FP8은 일부 AI 연산에 사용되는 8비트 수치 형식이며, 엑사플롭은 초당 100경 회의 연산을 뜻한다.
화웨이는 슈퍼팟을 고속 연결망으로 연결된 여러 컴퓨팅 노드로 정의한다. 통합 메모리 주소 지정 기능을 통해 전체가 하나의 논리적 컴퓨터처럼 작동하도록 한다. 유니파이드버스(UnifiedBus) 기술은 이 광범위한 시스템 안에서 연산 장치와 저장장치 등 여러 구성 요소를 연결한다.
화웨이는 대규모 클러스터에 사용되는 기존 서버 아키텍처에서 통신에 학습 시간의 40% 이상이 소요된다고 밝혔다. 화웨이 마르코프 연구소의 시뮬레이션에서는 약 4,000개 NPU를 탑재한 슈퍼팟으로 구성된 10만 개 NPU 규모의 클러스터가 NPU 8개씩 탑재한 서버로 만든 클러스터보다 연산 활용률이 2.75배 높은 것으로 나타났다.
이는 화웨이가 수행한 시뮬레이션으로, 설계의 우선순위를 설명해 준다. 프로세서가 서로를 기다리는 시간은 줄이고 실제 연산에 더 많은 시간을 쓰게 하는 것이다.
서로 다른 시스템 규모 이해하기
화웨이는 여러 규모의 컴퓨팅 장비를 소개해 왔다. 아틀라스 950 슈퍼클러스터는 가속기 카드 최대 25만6,000개를 연결할 수 있는 시스템으로 설명됐다. 9월 발표에서는 최대 51만2,000개의 NPU를 연결하는 새로운 아키텍처를 소개했으며, 네트워크 구성을 확장하면 최대 100만 개까지 연결할 수 있다고 밝혔다.
이 클러스터 수치는 서로 연결된 시스템의 집합을 가리킨다. 4,096개 NPU 사양은 화웨이 인프라 계획에 포함된 단일 아틀라스 960E 슈퍼팟을 말한다.
중국 기술 애널리스트 마루이도 기존에 공개된 아틀라스 960 슈퍼팟 구성의 칩 1만5,488개와 새로 발표된 시스템의 4,096개 간 차이에 주목했다. 화웨이의 현행 공식 사양은 후자의 시스템을 아틀라스 960E 슈퍼팟으로 명시하고 있다.
구매자에게 실질적인 과제는 특정 프로세서 세대와 시스템 구성을 목적에 맞는 작업에 연결하는 것이다. 네트워크 규모가 커지면 더 많은 프로세서를 활용할 수 있지만, 프로세서 간 연결의 속도와 안정성이 실제 협업 성능을 좌우한다.
전력, 안정성, 실제 학습 성능 검증
화웨이는 아틀라스 960E가 기존 연결 방식에 필요한 광모듈 4만8,000개 대신 하이원(Hi-ONE) 광 상호연결 장치 5,500개를 사용한다고 밝혔다. 근접 패키지 광학 기술은 컴퓨팅 하드웨어 가까이에 있는 소형 연결부를 통해 빛으로 데이터를 전송한다.
화웨이는 이 설계로 전력 소비를 550킬로와트 이상 줄이고, 시스템 무고장 가동 시간을 두 배로 늘리며, 가용성 99.8%를 달성한다고 주장한다. 이는 화웨이가 밝힌 시스템 사양이다.
딥시크가 계획한 학습 작업은 장시간 지속되는 작업에서 칩과 소프트웨어, 연결망 간의 연동을 시험하게 된다. 몇 주간 이어지는 학습 작업에서는 단시간에 높은 연산 속도를 내는 것뿐 아니라 시스템 전체가 데이터를 교환하고 계속 진척을 내야 한다.
화웨이는 어센드와 CANN 소프트웨어 플랫폼에서 이미 40개가 넘는 모델을 학습했다고 밝혔다. 신경망용 컴퓨팅 아키텍처(Compute Architecture for Neural Networks)의 약자인 CANN은 AI 애플리케이션이 어센드 프로세서를 활용하도록 돕는 핵심 소프트웨어를 제공한다.
딥시크가 참여하면 저명한 모델 개발사가 프로그래밍 도구 개발과 보도된 칩 설계 단계 모두에서 이 노력에 합류하게 된다. 다음 이정표는 2026년 말까지 어센드 950DT를 도입하려는 딥시크의 계획과 2027년 1분기 어센드 960DT를 출시하겠다는 화웨이의 약속이다. 이 단계들은 협력이 도구와 설계 작업에서 중국산 하드웨어를 이용한 지속적인 학습으로 얼마나 빠르게 이어질지 보여줄 것이다.
핵심 내용
- 딥시크는 연산 및 데이터 전송 기능을 포함해 화웨이의 차세대 AI 칩 개발에 참여하고 있는 것으로 전해졌다.
- 양사는 이미 프로그래밍 도구와 어센드 950 칩 128개를 사용하는 시스템의 공동 개발을 발표했다.
- 딥시크는 2026년 말까지 어센드 950DT로 학습을 시작할 계획인 것으로 전해졌다.
- 화웨이는 어센드 960DT가 2027년 1분기, 어센드 960PR이 3분기에 출시될 예정이라고 밝혔다.
- 에포크 AI는 엔비디아 B300의 순수 연산 성능이 어센드 950보다 약 7배 높다고 추산한다.
- 화웨이는 신형 칩과 오픈소프트웨어, 더 큰 연결형 시스템을 결합해 대응하고 있다. 여기에는 NPU 최대 4,096개를 탑재하는 아틀라스 960E 슈퍼팟도 포함된다.
